Название: Синтез цифрового конечного автомата Мили
Вид работы: реферат
Рубрика: Радиоэлектроника
Размер файла: 89.76 Kb
Скачать файл: referat.me-320527.zip
Краткое описание работы: Министерство науки, высшей школы и технической политики Российской Федерации. Новосибирский Государственный Технический Университет. Расчётно-графическая работа по схемотехнике.
Синтез цифрового конечного автомата Мили
Министерство науки, высшей школы и технической политики Российской Федерации.
Новосибирский Государственный
Технический Университет.
Расчётно-графическая работа по схемотехнике.
Синтез цифрового конечного автомата Мили.
Вариант №3.
Факультет: АВТ.
Кафедра: АСУ.
Группа: А-513.
Студент: Борзов Андрей Николаевич.
Преподаватель: Машуков Юрий Матвеевич.
Дата: 20 мая 1997 года.
Новосибирск – 1997.
Синтез цифрового конечного автомата Мили.
Построение графа конечного автомата.
Для заданного графа составить таблицу переходов и таблицу выходов.
Составляется таблица возбуждения памяти автомата.
Синтезируется комбинационная схема автомата.
Составить полную логическую схему автомата на указанном наборе элементов или базисе.
Составить электрическую схему на выбранном наборе интегральных микросхем.
Вариант №3.
RS - триггер.
Базис LOGO (ЛОГО).
Вершина графа |
a1 |
a2 |
a3 |
a4 |
||||
Сигнал |
Zi |
Wj |
Zi |
Wj |
Zi |
Wj |
Zi |
Wj |
Дуга из вершины |
1234 |
1234 |
1234 |
1234 |
1234 |
1234 |
1234 |
1234 |
Соответствующие дугам индексы сигналов |
0024 |
0034 |
2014 |
2013 |
0032 |
0042 |
0400 |
0100 |
1. Построение графа.
Z2W2
a1 a2
Z4W4 Z1W1
Z2W3 Z4W3
Z4W1
Z3W4
a3 a4
Z2W2
Таблицы переходов.
a(t+1)=d[a(t); z(t)]
Сост. вх. |
a1 |
a2 |
a3 |
a4 |
Z1 |
ѕ |
a3 |
ѕ |
ѕ |
Z2 |
a3 |
a1 |
a4 |
ѕ |
Z3 |
ѕ |
ѕ |
a3 |
ѕ |
Z4 |
a4 |
a4 |
ѕ |
a2 |
W(t)=l[a(t); z(t)]
Сост. вх. |
a1 |
a2 |
a3 |
a4 |
Z1 |
ѕ |
W1 |
ѕ |
ѕ |
Z2 |
W3 |
W2 |
W2 |
ѕ |
Z3 |
ѕ |
ѕ |
W4 |
ѕ |
Z4 |
W4 |
W3 |
ѕ |
W1 |
2. Определение недостающих входных данных.
Для этого используем
K=4 [ak]
P=4 [Zi]
S=4 [Wj]
Определяем число элементов памяти:
r і log2K = 2
Число разрядов входной шины:
n і log2P = 2
Число разрядов выходной шины:
m і log2S = 2
3. Кодирование автомата.
Внутреннее состояние |
Входные шины |
Выходные шины |
|||
a1= |
00 |
Z1= |
00 |
W1= |
00 |
a2= |
01 |
Z2= |
01 |
W2= |
01 |
a3= |
10 |
Z3= |
10 |
W3= |
10 |
a4= |
11 |
Z4= |
11 |
W4= |
11 |
Q1Q2 |
x1x2 |
y1y2 |
4. С учётом введённых кодов ТП и таблицы выходов будут иметь следующий вид.
Td
x1x2Q1Q2 |
00 |
01 |
10 |
11 |
00 |
ѕ |
10 |
ѕ |
ѕ |
01 |
10 |
00 |
11 |
ѕ |
10 |
ѕ |
ѕ |
10 |
ѕ |
11 |
11 |
11 |
ѕ |
01 |
Tl
x1x2Q1Q2 |
00 |
01 |
10 |
11 |
00 |
ѕ |
00 |
ѕ |
ѕ |
01 |
10 |
01 |
01 |
ѕ |
10 |
ѕ |
ѕ |
11 |
ѕ |
11 |
11 |
10 |
ѕ |
00 |
5. По таблицам выходов составляем уравнения логических функций для выходных сигналов y1 и y2, учитывая, что в каждой клетке левый бит – y1, а правый бит – y2.
; (1)
. (2)
Минимизируем уравнения (1) и (2).
|
00 |
01 |
11 |
10 |
|
X |
X |
X |
|
|
1 |
X |
||
|
1 | 1 |
X |
|
10 |
X |
1 |
|
00 |
01 |
11 |
10 |
|
X |
X |
X |
|
|
1 | 1 | ||
11 |
1 |
X |
X |
|
10 |
X |
1 |
;
.
6. Преобразуем ТП в таблицу возбуждения памяти.
вх. сигн |
Q1 |
0 |
Q2 |
0 |
Q1 |
0 |
Q2 |
1 |
Q1 |
1 |
Q2 |
0 |
Q1 |
1 |
Q2 |
1 |
|||
x1,x2 |
R1 |
S1 |
R2 |
S2 |
R1 |
S1 |
R2 |
S2 |
R1 |
S1 |
R2 |
S2 |
R1 |
S1 |
R2 |
S2 |
|||
|
0 |
1 |
1 |
0 |
|||||||||||||||
|
0 |
1 |
– |
0 |
– |
0 |
1 |
0 |
0 |
– |
0 |
1 |
|||||||
|
0 |
– | – |
0 |
|||||||||||||||
|
0 |
1 |
0 |
1 |
0 |
1 |
0 |
– |
1 |
0 |
0 |
– |
7. По таблице возбуждения памяти составляем логические функции сигналов на каждом информационном входе триггера.
8. Минимизируем логические функции сигналов по пункту 7.
x1x2Q1Q2 |
00 |
01 |
11 |
10 |
00 |
||||
|
X |
|||
11 |
1 |
|||
10 |
x1x2Q1Q2 |
00 |
01 |
11 |
10 |
|
1 |
|||
01 |
X |
1 |
||
11 |
||||
10 |
X |
x1x2Q1Q2 |
00 |
01 |
11 |
10 |
|
1 |
|||
|
1 |
X |
||
11 |
1 |
1 |
||
10 |
X |
x1x2Q1Q2 |
00 |
01 |
11 |
10 |
|
||||
|
1 |
|||
11 |
1 |
X |
X |
|
10 |
9. По системе уравнений минимизированных функций входных, выходных сигналов и сигналов возбуждения элементов памяти составляем логическую схему цифрового автомата.
10. Электрическая схема цифрового автомата.
Логические элементы.
К176ЛЕ5 К176ЛА8 К176ЛА7 К176ЛА9
DD1
– К176ЛЕ5
DD2 – К176ЛА8
DD3 – К176ЛА7
DD4 – К176ЛА9
DD5 – К176ТВ1
Реализуем электрическую схему на базе типовой интегральной серии микросхем К176.
8
Министерство науки, высшей школы и технической политики Российской Федерации.
Новосибирский Государственный
Технический Университет.
Расчётно-графическая работа по схемотехнике.
Синтез цифрового конечного автомата Мили.
Вариант №2.
Факультет: АВТ.
Кафедра: АСУ.
Группа: А-513.
Студент: Бойко Константин Анатольевич.
Преподаватель: Машуков Юрий Матвеевич.
Дата: 24 апреля 1997 года.
Новосибирск – 1997.
Синтез цифрового конечного автомата Мили.
Построение графа конечного автомата.
Для заданного графа составить таблицу переходов и таблицу выходов.
Составляется таблица возбуждения памяти автомата.
Синтезируется комбинационная схема автомата.
Составить полную логическую схему автомата на указанном наборе элементов или базисе.
Составить электрическую схему на выбранном наборе интегральных микросхем.
Вариант №2.
RS - триггер.
Базис И–НЕ.
Вершина графа |
a1 |
a2 |
a3 |
a4 |
||||
Сигнал |
Zi |
Wj |
Zi |
Wj |
Zi |
Wj |
Zi |
Wj |
Дуга из вершины |
1234 |
1234 |
1234 |
1234 |
1234 |
1234 |
1234 |
1234 |
Соответствующие дугам индексы сигналов |
1020 |
4010 |
0403 |
0404 |
4320 |
4240 |
2043 |
3032 |
1. Построение графа.
Z1W4
Z3W4
a1 a2
Z2W1
Z4W3 Z4W4
Z2W4
a4 a3 Z4W4
Z2W3 Z3W2
Z3W2
Таблицы переходов.
a(t+1)=d[a(t); z(t)]
Сост. вх. |
a1 |
a2 |
a3 |
a4 |
Z1 |
a1 |
— | — | — |
Z2 |
a3 |
— |
a1 |
a4 |
Z3 |
— |
a1 |
a4 |
a3 |
Z4 |
— |
a3 |
a3 |
a2 |
W(t)=l[a(t); z(t)]
Сост. вх. |
a1 |
a2 |
a3 |
a4 |
Z1 |
W4 |
— | — | — |
Z2 |
W1 |
— |
W4 |
W3 |
Z3 |
— |
W4 |
W2 |
W2 |
Z4 |
— |
W4 |
W4 |
W3 |
2. Определение недостающих входных данных.
Для этого используем
K=4 [ak]
P=4 [Zi]
S=4 [Wj]
Определяем число элементов памяти:
r і log2K = 2
Число разрядов входной шины:
n і log2P = 2
Число разрядов выходной шины:
m і log2S = 2
3. Кодирование автомата.
Внутреннее состояние |
Входные шины |
Выходные шины |
|||
a1= |
00 |
Z1= |
00 |
W1= |
00 |
a2= |
01 |
Z2= |
01 |
W2= |
01 |
a3= |
10 |
Z3= |
10 |
W3= |
10 |
a4= |
11 |
Z4= |
11 |
W4= |
11 |
Q1Q2 |
x1x2 |
y1y2 |
4. С учётом введённых кодов ТП и таблицы выходов будут иметь следующий вид.
Td
x1x2Q1Q2 |
00 |
01 |
10 |
11 |
00 |
00 |
— | — | — |
01 |
10 |
— |
00 |
11 |
10 |
— |
00 |
11 |
10 |
11 |
— |
10 |
10 |
01 |
Tl
x1x2Q1Q2 |
00 |
01 |
10 |
11 |
00 |
11 |
— | — | — |
01 |
00 |
— |
11 |
10 |
10 |
— |
11 |
01 |
01 |
11 |
— |
11 |
11 |
10 |
5. По таблицам выходов составляем уравнения логических функций для выходных сигналов y1 и y2, учитывая, что в каждой клетке левый бит – y1, а правый бит – y2.
;
(1)
.
(2)
Минимизируем уравнения (1) и (2).
|
00 |
01 |
11 |
10 |
00 |
1 |
X |
X |
X |
|
X |
1 |
1 |
|
|
X |
1 |
1 |
1 |
10 |
X |
1 |
|
00 |
01 |
11 |
10 |
00 |
1 |
X |
X |
X |
01 |
X |
1 |
||
|
X |
1 |
1 |
|
10 |
X |
1 |
1 |
1 |
;
.
6.
Преобразуем
ТП в таблицу
возбуждения
памяти .
вх. сигн |
Q1 |
0 |
Q2 |
0 |
Q1 |
0 |
Q2 |
1 |
Q1 |
1 |
Q2 |
0 |
Q1 |
1 |
Q2 |
1 |
|||
x1,x2 |
R1 |
S1 |
R2 |
S2 |
R1 |
S1 |
R2 |
S2 |
R1 |
S1 |
R2 |
S2 |
R1 |
S1 |
R2 |
S2 |
|||
|
— |
0 |
— |
0 |
|||||||||||||||
01 |
0 |
1 |
— |
0 |
1 |
0 |
— |
0 |
0 |
— |
0 |
— | |||||||
|
— |
0 |
1 |
0 |
0 |
— |
0 |
1 |
0 |
— |
1 |
0 |
|||||||
11 |
0 |
1 |
1 |
0 |
0 |
— | — |
0 |
1 |
0 |
0 |
— |
7. По таблице возбуждения памяти составляем логические функции сигналов на каждом информационном входе триггера.
Минимизируем логические функции сигналов по пункту 7.
x1x2Q1Q2 |
00 |
01 |
11 |
10 |
|
X |
|||
|
1 |
|||
11 |
1 |
|||
10 |
X |
x1x2Q1Q2 |
00 |
01 |
11 |
10 |
00 |
X |
|||
|
X |
X |
||
|
1 |
X |
||
10 |
1 |
1 |
x1x2Q1Q2 |
00 |
01 |
11 |
10 |
|
||||
01 |
1 |
X |
||
|
1 |
X |
||
10 |
X |
X |
x1x2Q1Q2 |
00 |
01 |
11 |
10 |
00 |
||||
01 |
X |
|||
|
X |
|||
10 |
1 |
9. По системе уравнений минимизированных функций входных, выходных сигналов и сигналов возбуждения элементов памяти составляем логическую схему цифрового автомата.
10. Электрическая схема цифрового автомата.
Логические элементы.
К176ЛЕ5 К176ЛА8 К176ЛА7 К176ЛА9
DD1
– К176ЛЕ5
DD2 – К176ЛА8
DD3 – К176ЛА7
DD4 – К176ЛА9
DD5 – К176ТВ1
Реализуем электрическую схему на базе типовой интегральной серии микросхем К176.
8
Похожие работы
-
Синтез логической ячейки ТТЛШ
СИНТЕЗ ЛОГИЧЕСКОЙ СХЕМЫ ТТЛШ Комплексное задание по практическим занятиям и лабораторным работам по дисциплине: «Проектирование и конструирование
-
Расчёт усилителя постоянного тока и источника питания
Министерство общего и профессионального образования РФ Сибирский Государственный Индустриальный Университет Расчётно-пояснительная записка к курсовой работе по
-
Расчет редуктора приборного типа
Министерство науки высшей школы из технической политики Российской Федерации Кафедра «ДМ и ТММ» Расчётно-пояснительная записка на тему: «Конструирование редуктора приборного типа»
-
Шпоры по теории автоматов
Билет №1 Определение ЦА. Основные понятия теории автоматов: ЦА конечные, синхронные, асинхронные, идеализированные, абстрактные, структурные. Абстрактная и структурная теория автоматов.
-
Устройство синхронизации информационных импульсов, поступающих в произвольные моменты времени, с ближайшим спадом тактового импульса
www.acsoft.tk З А Д А Н И Е на курсовое проектирование ТЕМА: Устройство синхронизации сигналов Требования: - напряжение питания 5в +- 5% - потребляемая мощность: не более 80 мВт
-
Синтез управляющего автомата операции умножения младшими разрядами вперед со сдвигом множимого над числами в форме с фиксированной точкой в формате {1,8} для автомата Мура
Содержание Задание Введение 1. Разработка микропрограммы Пример Определение структуры операционного автомата Разработка граф схемы алгоритма Синтез микропрограммного автомата
-
Ремонт и наладка силового электрооборудования токарно-винторезного станка 163 модели
Министерство образования Украины Кременчугское ВПУ №7 КУРСОВАЯ РАБОТА ТЕМА: Обслуживание и ремонт силового электрооборудования универсального токарно-винторезного станка 163
-
Проектирование усилителя электрических сигналов
МО УКРАИНЫ Севастопольский государственный технический университет ПОЯСНИТЕЛЬНАЯ ЗАПИСКА К К У Р С О В О МУ П Р О Е К ТУ “ Проектирование усилителя электрических сигналов
-
Нелинейные электрические цепи
Министерство общего и профессионального образования РФ Брянский государственный технический университет Кафедра “Электротехника и промышленная электроника”
-
Блок памяти
Министерство Путей Сообщения РОССИЙСКИЙ ГОСУДАРСТВЕННЫЙ ОТКРЫТЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ ПУТЕЙ СООБЩЕНИЯ Воронежский Филиал КУРСОВАЯ РАБОТА ПО СХЕМОТЕХНИКЕ